Pierwsza strona Wstecz Kontynuuj Ostatnia strona Przegląd Grafika
Rozbijanie polecenia na kilka instrukcji asemblera:
- LOAD A, 2:3
- LOAD B, 5:2
- PROD A, B
- STORE 2:3, A
Notatki:
W podejściu RISC potrzebujemy aż 4 instrukcji procesora do wykonania naszego zadania. Każda z nich jest krótka (wykonywana w jednym cyklu zegara procesora), dlatego całość nie trwa dłużej niż w CISC, a dodatkowo możliwe jest POTOKOWANIE (będzie o nim mowa za chwilę).
Dodatkową zaletą rozbicia instrukcji pobierania (load) i zapisywania do pamięci (store) jest fakt, że dane w RISC w przeciwieństwie do CISC nie są wymazywane z rejestrów. Dzięki temu, gdy okaże się, że ponownie są potrzebne, nie ma potrzeby ponownego ściągania ich z pamięci.